Naura Technology Group, một trong những nhà cung cấp thiết bị sản xuất bán dẫn nội địa quan trọng của Trung Quốc, vừa công bố đã phát triển thành công một quy trình khắc khô hai bước phục vụ cho việc sản xuất chip 3D DRAM. Nếu được xác nhận và ứng dụng thực tế, đột phá Naura 3D DRAM này có thể trở thành chìa khóa giúp CXMT, nhà sản xuất bộ nhớ hàng đầu của Trung Quốc, vượt qua các rào cản từ lệnh cấm vận công nghệ quang khắc cực tím EUV của phương Tây.
Naura công bố nghiên cứu về khắc đồng đều trên 64 lớp 3D DRAM
Chip 3D DRAM được xem là thế hệ công nghệ bộ nhớ tiếp theo, với mục tiêu khắc phục những giới hạn về mật độ tế bào (cell density) mà các chip DRAM hiện tại đang gặp phải. Theo một bài báo khoa học được Naura công bố trên tạp chí IEEE, công ty đã đạt được những tiến bộ đáng kể trong việc khắc đồng đều xuyên suốt 64 lớp của cấu trúc 3D DRAM, qua đó chuyển trọng tâm sản xuất sang hướng phát triển theo chiều dọc thay vì bị giới hạn bởi các hạn chế theo chiều ngang vốn thường gặp phải khi sử dụng công nghệ quang khắc không dùng EUV.
Vì sao các hãng chip Trung Quốc đang dồn lực vào hướng phát triển theo chiều dọc
Trong bối cảnh các lệnh trừng phạt từ phương Tây tiếp tục hạn chế việc bán các loại máy quang khắc EUV tiên tiến cho Trung Quốc, các nhà thiết kế chip của nước này đang ngày càng tập trung nhiều hơn vào khía cạnh sản xuất và thiết kế theo chiều dọc. Lợi ích chính của công nghệ quang khắc EUV nằm ở khả năng cho phép các nhà sản xuất và thiết kế tạo ra những con chip với đường mạch và họa tiết mạch mảnh hơn, trải rộng theo chiều ngang trên bề mặt tấm silicon.
Trước đó trong năm nay, Huawei từng gây xôn xao dư luận khi công bố một công nghệ thiết kế chip mới mang tên Tau Scaling. Trọng tâm của phương pháp này là kiến trúc LogicFolding của Huawei, cho phép gấp và xếp chồng các mạch logic theo chiều dọc nhằm giảm điện trở, cải thiện khả năng kết nối, thậm chí đạt được mật độ hiệu năng và mật độ nhất thời tương đương với các chip tiêu chuẩn 1,4 nanomet vào năm 2031. Thông qua cách tiếp cận này, nhu cầu tăng mật độ transistor bằng cách thu nhỏ kích thước mạch nhờ EUV đã được thay thế bằng việc tập trung vào xếp chồng theo chiều dọc.
Thách thức kỹ thuật trong việc khắc lớp SiGe trên cấu trúc 3D DRAM
Nghiên cứu mới được công bố bởi Naura Technology cho thấy Trung Quốc có thể đang áp dụng một hướng tiếp cận tương tự cho lĩnh vực sản xuất bộ nhớ. Trong nghiên cứu này, công ty mô tả một phương pháp thực hiện khắc đồng đều trên cấu trúc xếp chồng 64 lớp của 3D DRAM, dựa trên các lớp Silicon (Si) và Silicon-Germanium (SiGe). Trong thiết kế 3D DRAM, hai loại vật liệu này được xếp chồng luân phiên với nhau, sau đó lớp SiGe sẽ được loại bỏ để tạo khoảng trống giữa các lớp Si, phục vụ cho việc bố trí các đường word line, bit line và cổng bên trong cấu trúc được gọi là channel floor.
Quá trình loại bỏ các lớp SiGe này được gọi là khắc (etching), và trong bài nghiên cứu của mình, Naura khẳng định đã khắc phục được những giới hạn truyền thống của quy trình này. Những giới hạn đó bao gồm việc các hóa chất khắc “ăn mòn” sang cả những lớp Si liền kề khiến độ đồng đều bị phá vỡ, các sản phẩm phụ của quá trình lắng đọng ở đáy cấu trúc xếp chồng, cũng như việc hóa chất không thể tiếp cận được các lớp ở phía dưới cùng.
Việc khắc phục được những vấn đề nói trên có thể giúp CXMT tiến tới sản xuất 3D DRAM và chế tạo theo chiều dọc, từ đó vượt qua những giới hạn về mật độ transistor theo chiều ngang mà các thiết bị quang khắc DUV đang gặp phải. Trong ngành, hai vấn đề nêu trên thường được gọi là hiện tượng độ chọn lọc thấp (low selectivity) gây hư hại lớp Si, và hiện tượng micro-loading gây tích tụ tạp chất ở đáy cấu trúc. Khắc phục được cả hai vấn đề này sẽ giúp cải thiện độ đồng đều theo chiều sâu (depth uniformity), tức kích thước khoảng trống giữa các lớp Si-Si.
Quy trình khắc khô hai bước của Naura hoạt động ra sao
Về mặt kỹ thuật khắc, Naura sử dụng một quy trình gồm hai bước. Bước đầu tiên là bắn các gốc Flo trung hòa về điện (unbiased Fluorine radicals) vào các lớp SiGe. Điều này đảm bảo chỉ có lớp SiGe bị hóa chất khắc tác động, đồng thời hình thành một lớp màng bảo vệ mỏng gồm germanium fluoride trên bề mặt lớp Si. Bước thứ hai là loại bỏ các sản phẩm phụ hóa học thông qua một bước làm sạch có sự hỗ trợ của plasma (plasma-assisted purge), giúp khắc phục hiện tượng micro-loading trong quy trình.
Theo công ty, quy trình này giúp đạt được tỷ lệ chọn lọc khắc giữa Si và SiGe lớn hơn 500 lần. Con số này đồng nghĩa với việc lớp SiGe bị khắc nhanh hơn hơn 500 lần so với lớp Si, đối với một lớp nằm giữa hai lớp Si có độ dày 200 nanomet.
Những con số ấn tượng mà Naura công bố
Đi kèm với tỷ lệ chọn lọc nói trên, mức độ hao hụt của lớp Silicon được công ty cho biết chỉ dưới 10 angstrom. Cuối cùng, Naura cũng khẳng định độ đồng đều về cấu trúc đạt trên 95 phần trăm, đồng nghĩa với việc nếu lớp trên cùng có độ dày 200 nanomet thì lớp dưới cùng vẫn đạt độ dày tối thiểu 190 nanomet, xuyên suốt cả 64 cặp lớp trong cấu trúc xếp chồng.
Đây là những con số đáng chú ý bởi chúng cho thấy Naura đã giải quyết được đồng thời cả ba vấn đề kỹ thuật cốt lõi vốn từng cản trở quá trình sản xuất 3D DRAM ở quy mô lớn: độ chọn lọc thấp, hiện tượng tích tụ tạp chất ở đáy, và khả năng hóa chất không tiếp cận được các lớp sâu bên trong cấu trúc. Nếu những con số này được xác nhận độc lập và có thể tái lập ổn định ở quy mô sản xuất công nghiệp, đây sẽ là một bước tiến quan trọng đối với tham vọng tự chủ công nghệ bán dẫn của Trung Quốc.
Kết luận
Đột phá Naura 3D DRAM, nếu được chứng minh khả thi trong thực tế sản xuất, có thể trở thành một trong những bước ngoặt quan trọng giúp CXMT và ngành công nghiệp bán dẫn Trung Quốc tìm ra con đường phát triển thay thế, không còn phụ thuộc vào công nghệ quang khắc EUV vốn đang bị phương Tây kiểm soát chặt chẽ. Cách tiếp cận chuyển trọng tâm từ mở rộng mật độ transistor theo chiều ngang sang xếp chồng theo chiều dọc cũng cho thấy sự tương đồng nhất định với hướng đi mà Huawei từng theo đuổi thông qua công nghệ Tau Scaling và kiến trúc LogicFolding. Dù vẫn còn cần thêm thời gian để kiểm chứng khả năng ứng dụng thực tế ở quy mô sản xuất hàng loạt, những con số kỹ thuật mà Naura công bố cho thấy Trung Quốc đang có những bước tiến đáng kể trong nỗ lực vượt qua các lệnh trừng phạt công nghệ. Bạn đọc quan tâm đến những diễn biến mới nhất trong ngành công nghiệp bán dẫn và cuộc đua công nghệ chip toàn cầu có thể theo dõi thêm tại orbitaltech.net để cập nhật các phân tích chuyên sâu tiếp theo về Naura 3D DRAM cũng như tiến trình phát triển của CXMT.
