SK hynix đang đẩy mạnh các công nghệ đóng gói tiên tiến để giải quyết những thách thức ngày càng lớn khi bộ nhớ HBM tiếp tục tăng về băng thông, dung lượng và số lớp xếp chồng. Tại Hot Chips 2026, hãng đã giới thiệu nhiều hướng tiếp cận mới, từ Hybrid Bonding cho đến Intel EMIB, đồng thời cho thấy định hướng tiến tới các cấu trúc 3D trong tương lai.
HBM ngày càng phức tạp khi nhu cầu băng thông tăng
Tại Hot Chips 2026, Jaesik Lee, Phó Chủ tịch phụ trách Package Engineering của SK hynix, đã trình bày nội dung có tên “Advanced Packaging for High-Bandwidth Memory”, tập trung vào cách công ty sử dụng các công nghệ đóng gói tiên tiến để thúc đẩy lộ trình phát triển HBM. Theo SK hynix, cấu trúc HBM hiện nay sử dụng nhiều die lõi DRAM được xếp chồng theo chiều dọc và kết nối với base die thông qua TSV.
Hiện HBM có thể đạt tối đa 16 lớp trong một cấu hình 16-Hi. Mỗi slice có bốn rank, trong khi cấu hình 16-Hi bao gồm bốn rank. Mỗi slice có bốn channel với tổng cộng 16 bank. HBM và GPU vẫn là hai chip riêng biệt nhưng được đặt trên cùng một silicon interposer thông qua công nghệ đóng gói 2.5D. Mỗi module HBM cũng có 1.024 I/O với 16 channel kết nối thông qua silicon interposer tới XPU thông qua PHY.
Lợi thế quan trọng của HBM nằm ở khả năng tiết kiệm không gian, điện năng và chi phí vận hành so với các giải pháp bộ nhớ truyền thống. SK hynix đưa ra ví dụ rằng một hệ thống GDDR6 điển hình có thể cung cấp 24 GB dung lượng cùng băng thông 768 GB/s. Trong khi đó, giải pháp HBM3E với bốn stack có thể giảm tới một nửa diện tích, đồng thời đạt dung lượng tối đa 144 GB và băng thông lên tới 4 TB/s.
Lộ trình hiện tại của SK hynix đã chuyển sang HBM4, với mật độ DRAM tối đa 24 Gb, dung lượng lên tới 36 GB, giao diện 2.048 I/O, tốc độ I/O tối đa 8 Gbps và băng thông lên tới 2.048 GB/s. Tuy nhiên, việc tăng hiệu năng cũng kéo theo những yêu cầu khắt khe hơn đối với cấu trúc package.
HBM4 đặt ra bài toán mới về nhiệt và đóng gói
So với HBM3E, HBM4 có package cao và lớn hơn, đồng thời tích hợp nhiều TSV và micro-bump hơn. Theo thông tin được SK hynix trình bày, HBM4 có thể đạt hơn 2 TB/s băng thông, cải thiện hiệu suất năng lượng hơn 40% và tăng hơn 14% về khả năng quản lý nhiệt so với HBM3E. Cấu hình 12-Hi đang được sản xuất, trong khi 16-Hi vẫn đang ở giai đoạn qualification.
Một số thông số được SK hynix công bố gồm:
- Dung lượng tối đa: 48 GB
- Cấu hình: 12-Hi đang sản xuất, 16-Hi đang qualification
- Z-Height: 775 µm
- Kích thước package: 12,8 x 11 mm²
- Base micro-bump: 16.148
- TSV: hơn 20.000
Khi số lượng TSV và micro-bump tăng lên, việc kiểm soát nhiệt và độ phức tạp của package trở thành thách thức lớn hơn. SK hynix hiện sử dụng hai hướng đóng gói HBM chính là Thermo-Compression + Non-Conductive Film (TC+NCF) và Mass Reflow + Molded Underfill (MR+MUF).
TC+NCF có khả năng chống lại hiện tượng die warpage tốt hơn nhưng đi kèm thermal resistivity cao hơn và năng suất thấp hơn. Trong khi đó, MR+MUF mang lại năng suất cao cùng thermal resistivity thấp hơn nhưng dễ gặp vấn đề về chip warpage cũng như khả năng gap fill.
SK hynix hiện đã áp dụng Advanced MR-MUF cho HBM3E 16-Hi, kết hợp với các công nghệ Warpage Control và Fine Pitch Integration & Narrow Gap-fill. Với cách tiếp cận này, package đạt chiều cao 775 micron, độ dày chip giảm xuống 0,9 lần, gap height giảm còn 0,5 lần và bump pitch giảm xuống 0,9 lần.
Những tiến bộ này cũng cho thấy lĩnh vực advanced packaging đang ngày càng quan trọng đối với bộ nhớ dành cho AI. Các công nghệ như HBM, TSV và 2.5D packaging đang trở thành một phần quan trọng của hệ thống tăng tốc AI, và những diễn biến mới trong lĩnh vực phần cứng tiếp tục được cập nhật tại orbitaltech.net.
Hybrid Bonding mở đường cho HBM nhiều lớp hơn
Theo SK hynix, hai thách thức nổi bật trong quá trình phát triển HBM thế hệ tiếp theo là mức tiêu thụ điện năng tăng theo băng thông và vấn đề nhiệt liên quan đến TSV Area. Khi số lượng TSV tăng, diện tích dành cho TSV tiếp tục mở rộng ngay cả khi TSV Pitch được thu nhỏ.
Đáng chú ý, việc băng thông gần như tăng gấp đôi sau mỗi hai thế hệ khiến gánh nặng nhiệt trên các quy trình và công nghệ đóng gói hiện tại tăng khoảng 2,2 lần. Đây là lý do SK hynix đang nghiên cứu những phương pháp mới như Hybrid Bonding để vượt qua giới hạn của cấu hình 16-Hi.
Hybrid Bonding cho phép sử dụng pitch nhỏ hơn, đồng thời cải thiện hiệu quả nhiệt nhờ khả năng dẫn nhiệt tốt hơn. Trong dữ liệu được trình bày, công nghệ này giúp core die dày hơn 24% và giảm TSV pitch xuống dưới 18 micron so với quy trình MR-MUF. Ngay cả khi số lớp stack tăng lên, Hybrid Bonding vẫn có thể giảm 35% thermal resistance.
SK hynix cũng đang phát triển giải pháp riêng để xử lý các điểm nóng cục bộ trong HBM mang tên I-HBM. Công nghệ này tích hợp một thành phần có khả năng dẫn nhiệt cao nhưng cách điện bên trong khu vực D2D PHY của HBM, gần vị trí hotspot. Thiết kế này tạo ra một đường dẫn nhiệt riêng và giúp giảm thêm hơn 30% thermal resistance.
Intel EMIB xuất hiện trong chiến lược đóng gói HBM
Bên cạnh Hybrid Bonding, SK hynix cũng đang xem xét nhiều công nghệ advanced packaging khác cho các thế hệ HBM tiếp theo. Trong phần trình bày về giải pháp HBM 2.5D, công ty đã đưa Intel EMIB vào cùng nhóm với các công nghệ CoWoS-L, CoWoS-R và CoWoS-S.
Intel EMIB, viết tắt của Embedded Multi-die Interconnect Bridge, là công nghệ đóng gói cho phép kết nối các die trong cùng một package thông qua một interconnect bridge. Việc SK hynix đưa EMIB vào slide về HBM 2.5D cho thấy công nghệ đóng gói của Intel đang được xem xét trong bối cảnh nhu cầu tích hợp HBM với các chip xử lý ngày càng tăng.
Trước đó, SK hynix và Intel cũng đã được đề cập trong các báo cáo liên quan đến khả năng hợp tác về công nghệ đóng gói. Intel EMIB được xem là một trong những giải pháp có thể thay thế hoặc bổ sung cho các phương pháp 2.5D khác trong bối cảnh nhu cầu đóng gói cho AI accelerator ngày càng tăng. Tuy nhiên, các thông tin về một liên doanh giữa hai công ty trong lĩnh vực bộ nhớ vẫn được mô tả là tin đồn.
SK hynix hướng tới cấu trúc HBM 3D
Về dài hạn, SK hynix không chỉ tập trung vào việc tăng số lớp stack hay thu nhỏ pitch. Công ty còn đang hướng tới việc tăng băng thông bằng cách tăng gấp đôi số TSV và nâng tốc độ I/O thông qua tích hợp logic process.
Các vấn đề liên quan đến power delivery network (PDN) cũng sẽ được xử lý bằng những logic foundry process mới và tối ưu hơn, kết hợp với power TSV được phân bố rộng hơn trong package.
Khi power density, băng thông và chiều cao stack tiếp tục tăng, HBM phải đối mặt đồng thời với các giới hạn về nhiệt, cơ học và đóng gói. Các hướng phát triển như MLMO, micro-bump tối ưu, Hybrid Bonding và giải pháp xử lý hotspot như I-HBM đang được SK hynix nghiên cứu để giải quyết những vấn đề này.
Đáng chú ý nhất là định hướng 3D integration. SK hynix đang hướng tới khả năng đặt HBM trực tiếp lên trên accelerator thay vì chỉ đặt các thành phần cạnh nhau trên silicon interposer như cách tiếp cận 2.5D hiện nay. Đây là hướng đi mà ngành công nghiệp đang quan tâm, nhưng để hiện thực hóa cần có sự trưởng thành đồng thời của advanced logic và advanced packaging.
Khi HBM tiến tới các cấu hình 16-Hi và 20-Hi, việc phối hợp giữa thiết kế, vật liệu, quy trình của khách hàng và công nghệ interposer sẽ ngày càng quan trọng. Với việc thử nghiệm Intel EMIB, nghiên cứu Hybrid Bonding và hướng tới 3D integration, SK hynix đang mở rộng chiến lược đóng gói để đáp ứng những yêu cầu ngày càng cao về dung lượng và băng thông của các workload thế hệ mới.